VHDL a Virtuális Hardware dekódolás nyelv . Ez elsősorban a gépiparban tervezésére elektronikus automatizálás , és hozzon létre logikai áramkörök . VHDL támogatja a csökkenő vagy növekvő tömb . A VHDL adatok útját határozza meg, hogy az adatok át a rendszer. Az adatok elérési út valójában nem hoz létre adatokat , csak meghatározza a lehetséges útvonalakon. Amikor egy adat elérési utat VHDL , akkor kell , hogy meghatározza az adatok elérési útját összetételét és az építészet. Utasítások
1
állapítsa meg, a könyvtár funkciói . Például , ha azt szeretnénk , hogy állapítsa meg a hagyományos logika aritmetikai funkció , a kód így néz ki :
” könyvtár IEEE ;
használni ieee.std_logic_arith.all ; ”
2
Határozza meg az adatok útját a port. Például:
” entitás DataPath az
port ( clock_dp : a std_logic ,
rst_dp : a std_logic ,
imm_data : a std_logic_vector (15 downto 0) ; ”
adatforgalmat kikötők határozza meg, hogyan és hol az adatáramlást . Ön alapvetően meghatározó , ahol az adatok bevitele és ahol a kimenet .
3
Zárja be az adatok útját port bejegyzés használja a következő kódot:
“);
vége DataPath ; ”
4
Határozza meg az építészeti szerkezetét az adatok útját. Meg kell felsorolni az összetevőket , amit a komponensek áll , és hogy az adatok áramlik , és mindegyik komponens . Például mintakódokat hogy hozzon létre egy nyilvántartás fájl így néz ki :
” komponens
port ( óra : a std_logic ,
RST : a std_logic ; ”
5
Zárja be az építészeti design véget a szerkezet segítségével “end struct ; ” .
